EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

11016586

PUBLICATION DATE

22-01-99

APPLICATION DATE

20-06-97

APPLICATION NUMBER

09180392

APPLICANT: JAPAN STORAGE BATTERY CO LTD:

INVENTOR: TOTSUKA KAZUHIDE;

INT.CL.

: H01M 8/02 H01M 4/88 H01M 8/10

TITLE

MANUFACTURE OF HIGH POLYMER ELECTROLYTE FILM-GAS DIFFUSION

ELECTRODE BODY

ABSTRACT :

PROBLEM TO BE SOLVED: To improve the supplying property of reaction gas, reactive activity and catalytic activity, and proton conductivity of a high polymer electrolyte by applying a catalyst dispersion to a reaction part forming means while regulating its viscosity, pressing the reaction part forming means to an electrolyte, thereafter removing the reaction part forming means, and connecting a gas diffusing means to the reaction part.

SOLUTION: A catalyst powder is added to a solution of high polymer electrolyte resin followed by stirring and mixing to prepare a catalyst dispersion. The temperature is raise while continuing the stirring to regulate the viscosity so as to be suitable to application. The catalyst dispersion is applied to a reaction part forming means less affinitive to the catalyst dispersion, for example, a sheet having excellent releasability. A reaction part is laminated on both sides or one side of a high polymer electrolyte film and pressed. The reaction part is transferred to the high polymer electrolyte film, and a polymer electrolyte-reaction part connected body is formed. The reaction part forming means is removed, the high polymer electrolyte film-reaction part connected body is laminated on a gas diffusion part, and connected by hot press to form a high polymer electrolyte film-gas diffusion electrode body.

COPYRIGHT: (C)1999,JPO

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1-116586

@Int_Cl.4

識別記号

庁内整理番号

49公開 平成1年(1989)5月9日

G 09 G 1/00 1/02 T-6974-5C F-6974-5C

審査請求 未請求 発明の数 1 (全5頁)

匈発明の名称 表示制御回路

②特 願 昭62-274034

②出 願 昭62(1987)10月29日

⑫発 明 者 松 藤 偉 織

東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑪出・願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

砂代 理 人 弁理士 伊 藤 貞 外1名

明 御 書

発明の名称 表示制御回路

特許請求の範囲

水平方向のアドレス数が 2 ⁿ (n は正の整数) 番地である表示用メモリと、

この表示用メモリに対する表示データのアクセスを制御する制御回路と、

加算回路と、

ラッチとを有し、

上記制御回路からは画面表示サイクルを示すタイミング信号が出力され、

このタイミング信号が上記画面表示サイクルを示していないとき、上記制御回路から上記表示用メモリに表示データ及びその書き込みアドレス信号が供給されて上記表示用メモリのアドレスのうち上記書き込みアドレス信号の示すアドレスに上記表示データが書き込まれ、

上記タイミング信号が上記画面表示サイクルを示しているとき、上記制御回路から上記表示用メ モリに読み出しアドレス信号が供給されるととも に、

上記加算回路により上記読み出しアドレス信号に上記ラッチにラッチされているオフセットデータが加算されて上記表示用メモリのアドレスのうち、上記オフセットデータの加算された読み出しアドレス信号の示すアドレスから上記表示データが読み出され、

この読み出された表示データが表示用のビデオ 信号として取り出される表示制御回路。

発明の詳細な説明

(産業上の利用分野)

この発明は表示制御回路に関する。

(発明の概要)

この発明は、例えばパーソナルコンピュータの 表示制御回路において、表示用メモリの制御回路 にオフセット回路を設けることにより、スムーズ な水平スクロールができるようにしたものである。

〔従来の技術〕

MSX2 規格のパーソナルコンピュータにおいては、画面の表示制御用として V D P (ピデオ・ディスプレイ・プロセッサ。 I C名: V - 9938) と呼ばれる専用の I C が使用されている。

このVDPは、CPUからは一種のインターフェース回路とみなされるものであり、CPUから見てVDPの外側に表示用メモリが接続される。そして、CPUがVDPに対して、表示データ及びその表示アドレス(表示用メモリの下ドレス)を供給すると、表示用メモリの該当するアドレスにその表示データが書き込まれる。

また、画面表示サイクル期間には、VDPにより、表示用メモリのアドレスのうち、CRTディスプレイの垂直及び水平走査位置に対応したアドレスから表示データが読み出され、これがVDPを通じてCRTディスプレイに供給されて表示用メモリの内容が画像として表示される。

(発明が解決しようとする問題点)

ところが、このVDPでは、垂直方向のスクロ

タのアクセスを制御する制御回路と、加算回路と、 ラッチとを有し、上記制御回路からは画面表示サ イクルを示すタイミング信号が出力され、このタ イミング信号が上記画面表示サイクルを示してい ないとき、上記制御団路から上記表示用メモリに 表示データ及びその書き込みアドレス信号が供給 されて上記表示用メモリのアドレスのうち上記書 き込みアドレス信号の示すアドレスに上記表示デ ータが書き込まれ、上記タイミング信号が上記画 面表示サイクルを示しているとき、上記制御回路 から上記表示用メモリに読み出しアドレス信号が 供給されるとともに、上記加算回路により上記読 み出しアドレス信号に上記ラッチにラッチされて いるオフセットデータが加算されて上記表示用メ モリのアドレスのうち、上記オフセットデータの 加算された就み出しアドレス信号の示すアドレス から上記表示データが読み出され、この読み出さ れた表示データが表示用のビデオ信号として取り 出される表示制御回路とするものである。

ールはスムーズに実行できるが、水平方向のスクロールは実行できない。

このため、水平方向のスクロールを必要とする 場合には、ソフトウエアにより行うことになるが、 そうすると、

- i. ソフトウエアの負担が大きく、全体の処理 が遅くなる。
 - ii. スムーズな水平スクロールができない。
 - iii. 画面の書き換え動作が目に見える。

などの問題を生じてしまう。

そこで、通常は画面の切り換えにより水平スクロールを実現しているが、この場合には、ぎこちない水平スクロールとなってしまう。

この発明は、以上のような問題点を一掃しよう とするものである。

〔問題点を解決するための手段〕

このため、この発明においては、水平方向のアドレス数が 2 ⁿ (nは正の整数) 番地である表示 用メモリと、この表示用メモリに対する表示デー

(作用)

CPUが水平スクロールのデータを出力するだけで水平スクロールが行われる。

〔実施例〕

第1図は、MSX 2 規格のパーソナルコンピュータの場合を示し、(1)は CPU、この例においては Z 80A(または相当品)、(2)は BASIC インタープリタ及びモニタブログラムの書き込まれている R O M、(3)はユーザーエリア用及びワークエリア用の R A M、(4)はフルキーボードで、これらメモリ(2)、(3)及びキーボード(4)はシステムバス(5)を過じて CPU(1)に接続されている。

また、(6) は上述した V D P 、(7) は設示用メモリで、このメモリ(7) は 1 バイト× 64 K 番地の容量とされている。

第2 図は、このメモリ(ののアドレスと表示画面との対応関係を示すもので、この図においては、 表示モードが 256画業 (水平) × 212画業 (垂直) の場合であり、同図中の数値は、メモリ(ののアド レスを16進値で示したものである。

すなわち、メモリ(7)のアドレスの下位8ピットA・~A。が、西素の水平座標に対応し、メモリ(7)のアドレスの上位8ピットA・15~A。が西素の準直座標に対応する。また、メモリ(7)のアドレスの上位8ピットA・15~A。が西素の垂直座標に対応する。また、メモリ(7)は、1番地につき1バイトのデータ容量とされるとともに、第3図に示すように、その1バイトは、上位3ピットb・~bs、中位3ピットb・~b2、下位2ピットb・1、b。が、対応する西素の緑、赤、青のレベル(輝度)をそれぞれ示す表示データDSPDである。なお、メモリ(7)のD400~FFFF番地は使用されない。

そして、メモリ(7)はVDP(6)を通じてシステム バス(5)に接続されるとともに、VDP(6)にカラー CRTディスプレイ(9)が接続される。

さらに、 (11) は16ビットのデータセレクタ、 (12) は 8 ビットの加算回路、 (13) は 8 ビットのラッチを示し、セレクタ (11) は、入力端子A, B, 出力端子Y、セレクタ端子Sを育し、S=

ボデータを書き込む場合には、 C P U (1) から V D P (6) に所定の制御コードが供給されて V D P (6) は表示データの書き込みモードとされるとともに、 C P U (1) から V D P (6) に表示データ DSPD及びその書き込みアドレスを示すアドレス信号 ADRSが供給

される。

すると、VDS="L"となってセレクタ(11)はY=Aとされるとともに、VDP(6)から表示データDSPD及びアドレス信号 ADRSが出力され、データDSPDがそのままメモリ(7)のデータ端子D。~D。に供給されるとともに、アドレス信号 ADRSが、セレクタ(11)を通じてメモリ(7)のアドレス端子A15~A。に供給される。したがって、メモリ(7)には、CPU(1)の指定したアドレスに表示データDSPDが皆き込まれる。

また、VDP(6)により、画面表示サイクル期間になると、メモリ(7)のアドレスのうち、ディスプレイ(9)の水平及び垂直走査位置に対応したアドレスから表示データ、DSPDが読み出され、このデータ DSPDがVDP(6)により表示用のビデオ信号に変換 * L * のとき Y = A 、 S = * H * のとき Y = B となるものである。

さらに、水平スクロール時には、そのオフセット量を示す 8 ピットのデータ OFSTが C P U (1) から取り出されてラッチ (13) にラッチされ、そのラッチされたデータ OFSTが加算回路 (12) に供給される.

このような構成において、表示用メモリ(7)に表

されてからディスプレイ(9)に供給され、ディスプレイ(9)にはメモリ(7)の内容がカラー画像として表示される。

しかし、この読み出し時には、VDS="H"であり、セレクタ(11)はY=Bなので、VDP(6)からのアドレス信号ADRSの下位8ピットADt~ADoには、加算回路(12)において8ピットのオフセットデータOFSFの加算されたアドレス信号ADRSがメモリ(7)に供給されることになり、メモリ(7)がアドレスされるとき、その下位8ピットAT~Aoには、VDP(6)の示す水平方向のアドレスに対してデータOFSTの示す値のオフセットが与えられることになる。

したがって、例えば、OFST= 2 とすれば、いずれの水平走査期間においても、下位 8 ピット A i ~ A。が「2」であるアドレスから読み出しが開始され、以後、「3」,「4」,…,「F E」,「F F 」,「0」,「1」のようにアドレスの下位 8 ピット A r ~ A。が変化することになるので、

表示画面の水平座標が「0」の点には、本来の水平座標が「2」である画素が表示され、その右側に、本来の水平座標が「3」、「4」、…、「255」、「0」、「1」である画素が順次表示されることになり、すなわち、表示されるすべての画素は、本来の水平座標に対してオフセットデータOFSTの示す値だけ原点方向(左方向)にずれた点に表示されることになる。

したがって、CPU(1)によりラッチ (13) にオフセットデータ OFSTをラッチするとともに、このラッチ時、データ OFSTの示す値を初期値「0」から所定の周期で例えば「1」ずつ大きくしていけば、その周期に対応した速度で表示画面は1 画業ずつ原点方向にずれることになり、左方向への水平スクロールが行われる。 は「1」ずつ小さくしていけば、表示画面は1 画業ずつ右方向への水平スクロールが行われる。

なお、例えば、左方向への水平スクロール時に OFST=2としたとき、麦示画面の右側には、本来 の水平座標が「0」、「1」である画素が表示され、データ OF STが他の値のときも間様となるので、水平スクロール時、見かけ上、表示画面の左端と右端とが連続しているかのように水平スクロールを望まないときには、ラッチ(13)のオフセットデータ OF ST を更新しながら表示画面の右端(左方向への水平スクロール時)に新しく表示される画素のアドレスに新しい表示データを書き込めば、表示画面の両端が連続していない水平スクロールとなる。

こうして、この発明によれば、水平スクロールを実行できるが、この場合、特にこの発明によれば、加算回路(12)において、メモリ(7)から表示データDSPDを読み出すときのアドレス信号ADRSに、オフセットデータOFSTを加算することにより水平スクロールを行っているので、その水平スクロールの制御は、CPU(1)からラッチ(13)のオフセットデータOFSTを変更するだけでよく、したがって、ソフトウエアの負担が数バイトと極めて小さ

く、全体の処理速度への影響を無視できる。

また、水平スクロールされる画素数は、メモリの1番地あたりの対応する画素数及びオフセットデータのFSTの変化量で決まり、これは上述きるので、1個素単位にできるので、1個素単位にできるので、カーズな水平スクロールができる。更新を更新なイン・データのFSTを更新を受けて水平スクロールが行われ、このときないまでがで水平スクロールが見かけ上、連続しない。表示画の右端あるいは左端に新しく表示される画素の表示データだけを変更すればよいので、表示画の書き換え動作が見えることがない。

なお、MSX2 規格には、上述以外の表示モード、例えばメモリのの1番地が水平方向に連続する2つの画素に対応し、1つの画素の色情報を4ビットで表現する表示モードなどがあるが、これらの表示モードにおいてもメモリのの1番地に対応する画素数単位で水平スクロールを同様に行うことができる。

また、VDP(6)からのアドレス信号ADRSは、その上位8ピットADIs~ADs をセレクタ(11)を通じることなくメモリのに供給すれば、セレクタ(11)は8ピットのものとすることができる。あるいは、VDP(6)からのアドレス信号ADRSの上位8ピットADIs~ADo を加算回路(12)を通じてメモリのに供給するとともに、「0」のデータと、ラッチ(13)からのオフセットデータのFSTとを、書き込み時と読み出し時とで選択的に加算回路(12)に供給してもよい。

さらに、表示用のメモリ(7)は、水平方向のアドレス数が(メモリサイズ)が 2 n (n は正の整数) 番地であればよく、また、 V D P (6)に限らず画面表示サイクルを示すタイミング信号があれば、他の表示制御団路でもよい。

(発明の効果)

この発明によれば、加算回路 (12) において、 メモリ(7)から表示データ DSP Dを読み出すときのア

特開平1-116586(5)

ドレス信号 ADRSに、オフセットデータ OF STを加算することにより水平スクロールを行っているので、その水平スクロールの制御は、CPU(I)からラッチ (13) のオフセットデータ OF STを変更するだけでよく、したがって、ソフトウエアの負担が数パイトと極めて小さく、全体の処理速度への影響を無視できる。

また、水平スクロールされる画素数は、メモリの1番地あたりの対応する画素数及びオフセットデータOFSTの変化量で決まり、これは上述の表示モードの場合であれば、1画素単位にできるので、スムーズな水平スクロールができる。を更新するだけで水平スクロールが行われ、このとき、表示画の左端と右端とかり上上、連続しないまったカールにより表示であるとしても、水平スクロールにより表示画の右端あるいは左端に新しく表示される画素の表示データだけを変更すればよいので、表示画のおき換え動作が見えることがない。


図面の簡単な説明

第1 図はこの発明の一例の系統図、第2 図はそ の説明のための図である。

(1)は C P U 、 (6) は V D P 、 (7) は表示用メモリ、 (11) はセレクタ、 (12) は加笋回路、 (13) はラッチである。

代理人 伊藤 貞

回 松隈秀盛



全体a回路図 第 1 図

| | | | <u></u> ★₹ | 空標 | | | |
|--------|-----|------|------------|-----------|---|-------|----------|
| | | _ 0_ | 1 | 2 | | 254 | 255 |
| | 0 | 0 | 1 | 2 | • | FE | FF |
| | 1 | 100 | 101 | 102 | | 1FE | FF |
| - 垂直座標 | 2 | 200 | 201 | 202 | | • • • | 2FF |
| | 3 | 300 | 301 | | | | 3FF |
| | | | | | | | |
| | : | : | | | | | |
| | • | | | | | | l |
| | • | • | | | | | |
| | • | | | | | | |
| | | | | | | : | |
| 2 | 211 | D300 | D301 | D302 | | D3FE | D3FF |
| | | | | | | 7. | 'E') |

メモリアドレスと表示画面との対応第2図